數(shù)字系統(tǒng)中除了組合邏輯電路外，還有時序邏輯電路。時序邏輯電路的結(jié)構(gòu)框圖如圖1所示。圖1中
x(x1,x2…xi)為外部輸入信號；
z(z1,z2…zj)為電路的輸出信號；
w(w1,w2…wk)為存儲電路的輸入；
y(y1,y2…yl)為存儲電路的輸出,也是組合邏輯電路的部分輸入。
這些信號之間的關(guān)系為：
z(tn)=f[x(tn),y(tn)]；
w(tn)=g[x(tn),y(tn)]；
y(tn+1)=h[w(tn),y(tn)]，
其中y(tn)表示tn時刻存儲電路的當(dāng)前狀態(tài)（現(xiàn)態(tài)）。y(tn+1)表示存儲電路的下一個狀態(tài)（次態(tài)）。由這些狀態(tài)可以看出，tn+1時刻的輸出z(tn+1)是由tn+1時刻的輸入x(tn+1)及存儲電路在tn+1時刻的狀態(tài)y(tn+1)決定；而y(tn+1)又由tn時刻的存儲電路的激勵（驅(qū)動）輸入w(tn)及在tn時刻存儲電路的狀態(tài)y(tn)決定。因此，tn+1時刻電路的輸入不僅決定于tn+1時刻的輸入
x(tn+1)，而且還決定于在tn時刻存儲電路的輸入w(tn)及存儲電路在tn時刻的狀態(tài)y(tn)，這充分反映了時序邏輯電路具有如下特點(diǎn)：
1.功能上:電路的輸出狀態(tài)不僅與即刻輸入變量的狀態(tài)有關(guān)，而且還與系統(tǒng)原先的狀態(tài)有關(guān)。
2.結(jié)構(gòu)上:由組合電路和存儲電路（記憶單元）組成，其中存儲電路一般由觸發(fā)器構(gòu)成。
圖1時序電路的結(jié)構(gòu)框圖