串行接口的d/a轉(zhuǎn)換器通過(guò)串行接口輸入數(shù)據(jù)。常用的串行接口有i2c、spi等形式，數(shù)據(jù)信號(hào)通過(guò)串行的方式寫入d/a轉(zhuǎn)換器。串行接口減少了d/a轉(zhuǎn)換器的引腳，可采用較小的封裝，在設(shè)計(jì)體積小、重量輕的系統(tǒng)時(shí)，采用此類器件尤為合適。
圖1為12位串行接口的數(shù)模轉(zhuǎn)換器ad7233的結(jié)構(gòu)圖。片內(nèi)的穩(wěn)壓管提供了參考電壓，輸入的數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼，輸出電壓范圍為-5v到+5v，其數(shù)模轉(zhuǎn)換部分由r-2r梯形電阻網(wǎng)絡(luò)和輸出放大器組成。輸入數(shù)字量與對(duì)應(yīng)的輸出電壓如表1所示。如希望輸入的為二進(jìn)制原碼，則可在輸入數(shù)據(jù)之前將最高位為求反。
圖1 12位串行接口的數(shù)模轉(zhuǎn)換器ad7233的結(jié)構(gòu)圖
表1 輸入數(shù)字量與對(duì)應(yīng)的輸出電壓
輸入數(shù)字量
輸出電壓
0111 1111 1111
5v•（2047/2048）
0000 0000 0001
5v•（1/2048）
0000 0000 0000
0v
1111 1111 1111
-5v•（1/2048）
1000 0000 0001
-5v•（2047/2048）
1000 0000 0000
-5v•（2048/2048）=-5v
ad7233的數(shù)據(jù)接口結(jié)構(gòu)如圖2所示，其接口信號(hào)為幀同步信號(hào)-sync、輸入串行信號(hào)sdin、串行時(shí)鐘信號(hào)sclk和數(shù)據(jù)裝入dac鎖存器信號(hào)-ldac。圖3為ad7233的數(shù)據(jù)寫入時(shí)序圖，-sync由高變低表示一個(gè)新的數(shù)據(jù)將傳送到ad7233，此時(shí)由16個(gè)sclk信號(hào)的下降沿將sdin端的數(shù)據(jù)串行地移入器件的輸入移位寄存器。內(nèi)部的門控信號(hào)保證了只有16位的數(shù)據(jù)能移入，在16位數(shù)據(jù)裝入后-sync變高。16位數(shù)據(jù)的前4位為無(wú)效數(shù)據(jù)，后12位數(shù)據(jù)高位在前，低位在后。
圖2 ad7233的數(shù)據(jù)接口結(jié)構(gòu)
圖3 ad7233的數(shù)據(jù)寫入時(shí)序
將輸入移位寄存器中的12位數(shù)據(jù)裝入dac鎖存器有2個(gè)模式。在-sync信號(hào)變低后檢查-ldac的狀態(tài)，如果-ldac為0，采用自動(dòng)裝入模式，在最后一位的串行數(shù)據(jù)裝入時(shí)，即第16個(gè)sclk脈沖的下降沿，dac鎖存器數(shù)據(jù)更新，模擬輸出信號(hào)也隨之發(fā)生變化。在-sync信號(hào)變低后檢查-ldac的狀態(tài)，如果-ldac為1，由-ldac信號(hào)控制數(shù)據(jù)的裝入，當(dāng)16個(gè)數(shù)據(jù)移入輸入移位寄存器后，dac鎖存器數(shù)據(jù)的更新由-ldac信號(hào)的下降沿同步。這種模式通常用在多個(gè)d/a轉(zhuǎn)換器的系統(tǒng)中，可通過(guò)串行通信將數(shù)據(jù)分別裝入d/a轉(zhuǎn)換器的輸入移位寄存器，然后通過(guò)同一個(gè)-ldac信號(hào)同步地更新模擬輸出信號(hào)。應(yīng)注意的是，在傳輸下一個(gè)數(shù)據(jù)之前，必須將-ldac信號(hào)置為高電平。
ad7233與微處理器的連接方式可參考spi、i2c等內(nèi)部總線接口，不同的是，ad7233增加了幀同步信號(hào)-sync和dac鎖存器信號(hào)-ldac。