脈沖異步時序邏輯電路的設(shè)計方法與同步時序邏輯電路基本相同，設(shè)計過程中主要注意如下幾點：
① 當采用時鐘控制觸發(fā)器作為存儲元件時，由于觸發(fā)器的時鐘端被作為激勵函數(shù)處理，從而使激勵函數(shù)的確定變得更加靈活。通常根據(jù)狀態(tài)轉(zhuǎn)移要求，恰當?shù)貙τ|發(fā)器時鐘端和輸入端進行處理，有利于激勵函數(shù)的化簡。
② 由于電路不允許兩個或兩個以上輸入同時為1（用1表示有脈沖出現(xiàn)），所以，在形成原始狀態(tài)圖和原始狀態(tài)表時，對于n個輸入，只需考慮n種輸入取值下的狀態(tài)轉(zhuǎn)移關(guān)系；在確定激勵函數(shù)時，對兩個或兩個以上輸入為1的情況，可作為無關(guān)條件處理。
③ 當輸入端無脈沖出現(xiàn)時，應(yīng)保證電路狀態(tài)不變。