前面講過，半加器實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加時(shí)不考慮低位的進(jìn)位，輸出變量只有兩個(gè)（加數(shù)和被加數(shù)），而全加器實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加時(shí)則考慮低位的進(jìn)位，輸入變量有3個(gè)（加數(shù)、被加數(shù)和低位的進(jìn)位）。
多位二進(jìn)制數(shù)相加的特點(diǎn)是：最低位時(shí)兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。其余各位都是3個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位送來的進(jìn)位。任何位相加都產(chǎn)生本位和與向高位的進(jìn)位兩個(gè)結(jié)果。
因此要進(jìn)行多位二進(jìn)制數(shù)相加，最簡單的方法是將多個(gè)1位加法器進(jìn)行級(jí)聯(lián)，稱為串行進(jìn)位加法器。圖1與圖2所示都是4位串行進(jìn)位加法器。圖1所示電路中最低位都是半加器，其余各位是全加器，圖2所示電路中都是全加器，最低位全加器的ci端接0。從圖中可見，兩個(gè)4位相加數(shù)a3a2a1a0和b3b2b1b0的各位同時(shí)送到相應(yīng)全加器的輸入端，進(jìn)位數(shù)串行傳送，相加的結(jié)果是co，s3s2s1s0。1位加法器的個(gè)數(shù)等于相加數(shù)的位數(shù)。
圖1 4位加法器電路(最低位是半加器)
圖2 4位加法器電路(最低位是全加器)
串行進(jìn)位加法器的優(yōu)點(diǎn)是電路比較簡單，缺點(diǎn)是速度比較慢。因?yàn)檫M(jìn)位信號(hào)是串行傳遞，最后一位的進(jìn)位輸出co3要經(jīng)過4位全加器傳遞之后才能形成。如果進(jìn)位增加，傳輸延遲時(shí)間將更長，工作速度更慢。
為了提高速度，人們又設(shè)計(jì)了一種多位數(shù)快速進(jìn)位（又稱超前進(jìn)位）的加法器。所謂快速進(jìn)位，是指加法運(yùn)算過程中，各級(jí)進(jìn)位信號(hào)同時(shí)送到各位全加器的進(jìn)位輸入端。現(xiàn)在的集成加法器大多采用這種方法。74ls283是一種典型的快速進(jìn)位的集成4位二進(jìn)制加法器。圖3所示為74ls283加法器的圖形符號(hào)。
圖3 74ls283型4位加法器的圖形符號(hào)
一片74ls283只能進(jìn)行4位二進(jìn)制數(shù)的加法運(yùn)算，將多片74ls283進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法運(yùn)算的位數(shù)。用2片74ls283組成的8位二進(jìn)制數(shù)加法電路如圖4所示。
圖4 8位二進(jìn)制數(shù)加法器電路