1.串行進位加法器
若有多位數(shù)相加，則可采用并行相加串行進位的方式來完成。例如，有兩個4位二進制數(shù)a3a2a1a0和b3b2b1b0相加，可以采用兩片內含兩個全加器或1片內含4個全加器的集成電路組成，其原理圖如圖1所示。由圖可以看出，每1位的進位信號送給下1位作為輸入信號，因此，任1位的加法運算必須在低1位的運算完成之后進行，這種進位方式稱為串行進位。這種加法器的邏輯電路比較簡單，但它的運算速度不高。為克服這一缺點，可以采用超前進位等方式。
圖1 4位串行進位全加器
2.超前進位集成4位加法器74ls283
由于串行進位加法器的速度受到進位信號的限制，人們又設計了一種多位數(shù)超前進位加法邏輯電路,使每位的進位只由加數(shù)和被加數(shù)決定，而與低位的進位無關?，F(xiàn)在介紹超前進位的概念。 由表1得si和ci的邏輯表達式
定義兩個中間變量gi和pi:
gi=aibi
pi=ai⊕bi
當ai=bi=1時，gi=1，由ci的邏輯表達式得ci=1，即產生進位，所以gi稱為產生變量。若pi=1，則aibi=0，由ci的邏輯表達式得ci=ci-1，即pi=1時，低位的進位能傳送到高位的進位輸出端，故pi稱為傳輸變量。這兩個變量都與進位信號無關。將gi和pi 代入以上兩式得：
由上式得各位進位信號的邏輯表達式如下：
由此可知，因為進位信號只與變量gi、pi和c-1有關，而c-1是向最低位的進位信號，其值為0，所以各位的進位信號都只與兩個加 數(shù)有關，它們是可以并行產生的。 根據(jù)超前進位概念構成的集成4位加法器74ls283的邏輯圖和引腳圖分別如圖5.6.5(a)和圖5.6.5(b)所示。 根據(jù)以上表達式可以寫出s0～s3的表達式。例如
經(jīng)變換和化簡得:
同理可推導出s0、s2、s3和co(c3)的表達式。
圖2 集成4位加法器74ls283
(a)邏輯圖
（b）引腳圖
3.超前進位產生器74182
多位數(shù)的超前進位加法器的進位是并行產生的，大大提高了運算速度。但是，隨著位數(shù)的增加，超前進位邏輯電路越來越復雜。為了解決這一矛盾，設計出了專用的超前進位產生器，用多個超前進位產生器連接，既可擴充位數(shù)而又不使邏輯電路太復雜。集成超前進位產生器74182的邏輯圖和引腳圖分別如圖3(a)和3(b)所示。
由圖3可以對74182的引出端信號說明如下:
74182的輸入、輸出信號有進位輸入端cn，進位輸出端cn+x、cn+y、cn+z，進位產生輸出端fg(低電平有效)，進位傳輸輸出端fp(低電平有效)，進位產生輸入端g0～g3（低電平有效），進位傳輸輸入端p0～p3（低電平有效）。
74182的邏輯功能如表3(a)～(e)所示
表1(a) 74182fg輸出功能表
輸 入
輸 出
g3
g2
g1
g0
p3
p2
p1
fg
l
×
×
×
×
×
×
l
×
l
×
×
l
×
×
l
×
×
l
×
l
l
×
l
×
×
×
l
l
l
l
l
所有其他組合
h
表1(b) 74182fp輸出功能表
輸 入
輸 出
p3
p2
p1
p0
fp
l
l
l
l
l
所有其他組合
h
表1(c) 74182cn+x輸出功能表
輸 入
輸 出
g0
p0
cn
cn+x
l
×
×
h
×
l
h
h
所有其他組合
l
表1(d) 74182cn+y輸出功能表
輸 入
輸 出
g1
g0
p1
p0
cn
cn+y
l
×
×
×
×
h
×
l
l
×
×
h
×
×
l
l
h
h
所有其他組合
l
表1(e) 74182cn+z輸出功能表
輸 入
輸 出
g2
g1
g0
p2
p1
p0
cn
cn+z
l
×
×
×
×
×
×
h
×
l
×
l
×
×
×
h
×
×
l
l
l
×
×
h
×
×
×
l
l
l
h
h
所有其他組合
l
圖3 集成超前進位產生器74182(a)邏輯圖（b）引腳圖
由圖3(a)可得
上式與功能表一致，cn+x、cn+y、cn+z為各位的進位信號，pi、gi為低電平有效，cn是向最低位的進位信號。fp和fg可以用來實現(xiàn)多個超前進位產生器連接，這樣既可以擴充位數(shù)，而又不使邏輯電路太復雜。具體連接方法見4。
圖4 16位全超前進位算術/邏輯運算電路