例1 試設(shè)計(jì)一個(gè)由主從jk觸發(fā)器組成的8421碼異步五進(jìn)制計(jì)數(shù)器。
解：1. 作狀態(tài)圖。由于已經(jīng)明確該計(jì)數(shù)器的編碼為8421碼，因此可直接作出如圖1所示的狀態(tài)圖。輸入n 為計(jì)數(shù)脈沖，co為進(jìn)位輸出信號(hào)。
圖1 例1的狀態(tài)圖
2.由于該題不必再對(duì)狀態(tài)進(jìn)行化簡(jiǎn)，且觸發(fā)器的類型和狀態(tài)編碼都是已知的，因此可直接根據(jù)狀態(tài)圖列激勵(lì)表(含cp變量)。在確定j、k 和cp 信號(hào)的狀態(tài)(有無(wú)cp脈沖加入)時(shí)要綜合考慮，其原則是：
(1)觸發(fā)器狀態(tài)需要改變時(shí)必須加入時(shí)鐘脈沖；
(2)兼顧各j、k 和cp 端邏輯表達(dá)式的簡(jiǎn)化。無(wú)輸入脈沖cp 時(shí)(cp =0)，觸發(fā)器不翻轉(zhuǎn),這時(shí)j、k 可取任意邏輯常量，即可作為無(wú)關(guān)項(xiàng)。無(wú)關(guān)項(xiàng)增加，有利于j、k 表達(dá)式的化簡(jiǎn)，但是cp =0項(xiàng)的增加，又可能不利于cp 表達(dá)式的化簡(jiǎn)?？傊?，如果選用多輸入端的jk 觸發(fā)器，那么應(yīng)盡可能使計(jì)數(shù)器電路只由觸發(fā)器組成，而不附加門電路。根據(jù)上述原則列出異步五進(jìn)制計(jì)數(shù)器的激勵(lì)表，如表1所示。
表1 異步五進(jìn)制計(jì)數(shù)器激勵(lì)表
現(xiàn)態(tài)
j、k與cp
次態(tài)
q2n
q1n
q0n
j2
k2
cp2
j1
k1
cp1
j0
k0
cp0
co
q2n+1
q1n+1
q0n+1
0
0
0
0
×
1
×
×
0
1
×
1
0
0
0
1
0
0
1
0
×
1
1
×
1
×
1
1
0
0
1
0
0
1
0
0
×
1
×
×
0
1
×
1
0
0
1
1
0
1
1
1
×
1
×
1
1
×
1
1
0
1
0
0
1
0
0
×
1
1
×
×
0
0
×
1
1
0
0
0
3.作各j、k 和cp 函數(shù)的卡諾圖，并進(jìn)行化簡(jiǎn)。由表9.3.1可直接看出cp0、cp2、k0、j1、k1和k2都為1，co=q2。做出j0、j2和cp1的卡諾圖,如圖2所示，由卡諾圖化簡(jiǎn)得
j0=q2 j2=q1q0 cp1=q0
圖2 例1的激勵(lì)函數(shù)和cp 函數(shù)卡諾圖
根據(jù)以上邏輯表達(dá)式畫(huà)出邏輯圖，如圖3所示。cp=1,表示cp端直接與計(jì)數(shù)輸入脈沖相連。
圖3 異步五進(jìn)制遞增計(jì)數(shù)器的邏輯圖
綜上所述，對(duì)時(shí)序邏輯電路的分析與設(shè)計(jì)可歸納如下幾點(diǎn)：
1.作狀態(tài)圖和列狀態(tài)表是分析與設(shè)計(jì)時(shí)序邏輯電路的重要步驟。
2.分析過(guò)程是,從電路寫出輸出邏輯表達(dá)式、驅(qū)動(dòng)方程和狀態(tài)方程，在此基礎(chǔ)上作出狀態(tài)圖或列出狀態(tài)表，然后總結(jié)電路的邏輯功能和特點(diǎn)。設(shè)計(jì)是分析的逆過(guò)程。
3.在分析和設(shè)計(jì)同步時(shí)序邏輯電路時(shí)，把cp信號(hào)作邏輯1處理，對(duì)異步時(shí)序邏輯電路則把cp 信號(hào)作為一個(gè)變量。