次氯酸鈉發(fā)生器在光電丈量系統(tǒng)中，需要圖像處理器進(jìn)行圖像采集、處理。而為了對(duì)圖像處理器的圖像采集能力及處理能力進(jìn)行評(píng)估、檢測(cè)，經(jīng)常需要對(duì)圖像處理器輸入特定視頻，進(jìn)行各項(xiàng)功能測(cè)試。目前跟著數(shù)字化相機(jī)的廣泛應(yīng)用，圖像處理器多采用數(shù)字化接口。而且對(duì)圖像處理器的檢測(cè)要求信號(hào)發(fā)生器產(chǎn)生的視頻內(nèi)容越來(lái)越豐碩，幀頻越來(lái)越高，而目前檢測(cè)圖像處理器的信號(hào)發(fā)生器多是尺度的模擬視頻輸出，如文獻(xiàn)提出的模擬視頻發(fā)生器，有的固然能產(chǎn)生數(shù)字視頻但內(nèi)容是固定的，假如對(duì)內(nèi)容進(jìn)行更改則需要對(duì)數(shù)字視頻信號(hào)發(fā)生器重新編程以達(dá)到要求，比較麻煩，不能知足日益復(fù)雜的要求。因此靈活改變視頻內(nèi)容的數(shù)字視頻信號(hào)發(fā)生器的研制變得十分迫切。
本文提出一種數(shù)字視頻信號(hào)發(fā)生器的設(shè)計(jì)方法，此方法可以同時(shí)得到lvds和camerlink制式的視頻，供數(shù)字化圖像處理器檢測(cè)使用。本文提出的設(shè)計(jì)方法除可以脫離計(jì)算機(jī)獨(dú)立使用外，假如想實(shí)時(shí)更改信號(hào)發(fā)生器輸出視頻的各項(xiàng)參數(shù)，無(wú)需重新改寫(xiě)程序，只需把該信號(hào)發(fā)生器通過(guò)串口連接到計(jì)算機(jī)上，即可通過(guò)人機(jī)交互的方式對(duì)視頻中的目標(biāo)灰度、背景灰度，目標(biāo)大小、目標(biāo)運(yùn)動(dòng)速度進(jìn)行更改。此外目標(biāo)的背景還可以從板卡上的sdram中選取。與以往的視頻信號(hào)發(fā)生器比擬，本文提出的信號(hào)發(fā)生器除能產(chǎn)生多種數(shù)字化視頻外，還能靈活更改所產(chǎn)生的視頻各項(xiàng)參數(shù)，因此具有一定應(yīng)用價(jià)值。
1硬件組成
數(shù)字視頻發(fā)生器主要卣f(shuō)pga模塊、單片機(jī)模塊、串行通訊模塊、ttl轉(zhuǎn)l,vds模塊、ftl轉(zhuǎn)camerl,ink模塊、sdram模塊組成。
1．1工作原理
數(shù)字式視頻信號(hào)主要由行同步、幀同步、像素時(shí)鐘、圖像數(shù)據(jù)組成。其中行同步?jīng)Q定一行的起始位置，幀同步?jīng)Q定一幀圖像的起始位置，像素時(shí)鐘決定一行有多少列圖像數(shù)據(jù)。根據(jù)數(shù)字圖像的組成，可以看出假如想要天生一幅數(shù)字圖像，必需包含上述要素。其行幀信號(hào)同圖像的關(guān)系如圖2所示，其中vsyn表示幀同步信號(hào)，hsyn表示行同步信號(hào)。
其中圖像的采集是從行同步上升沿開(kāi)始后，按像素時(shí)鐘采集的。
本文根據(jù)數(shù)字視頻產(chǎn)生所需的各要素進(jìn)行信號(hào)發(fā)生器的設(shè)計(jì)。主要通過(guò)fpga產(chǎn)生行同步信號(hào)、幀同步信號(hào)、像素時(shí)鐘；通過(guò)單片機(jī)+串口通訊模塊實(shí)現(xiàn)目標(biāo)參數(shù)的更改，并把更改后的參數(shù)傳遞給fpga，供fpga產(chǎn)生相應(yīng)運(yùn)動(dòng)的視頻信號(hào)；通過(guò)視頻制式轉(zhuǎn)換模塊把fpga天生的視頻數(shù)據(jù)及視頻控制信號(hào)轉(zhuǎn)換成lvds和camerlink制式的數(shù)字視頻信號(hào)。
2fpga控制模塊
fpga具有高集成度、高可靠性以及開(kāi)發(fā)工具智能化等特點(diǎn)，目前逐步成為復(fù)雜數(shù)字電路設(shè)計(jì)的理想。此外fpga可以通過(guò)編程實(shí)現(xiàn)硬件的邏輯功能，大大減少了硬件設(shè)計(jì)的復(fù)雜程度。因此本文以fpga為核心器件產(chǎn)生視頻信號(hào)，這里選用altera公司的sycloncii系列的ep2c8f25618n，采用vhdl語(yǔ)言編程天生與數(shù)字視頻有關(guān)的各個(gè)信號(hào)，與單片機(jī)通訊接收視頻修改參數(shù)的模塊及得到sdram內(nèi)部圖像的模塊。其結(jié)構(gòu)框圖如圖3所示。
信號(hào)發(fā)生器上電后，fpga通過(guò)與單片機(jī)通訊的模塊得到初始視頻各項(xiàng)參數(shù)，根據(jù)參數(shù)進(jìn)行目標(biāo)大小、目標(biāo)灰度、目標(biāo)運(yùn)動(dòng)速度、背景灰度的設(shè)置，然后根據(jù)各項(xiàng)設(shè)置產(chǎn)生視頻數(shù)據(jù)，fpga幀同步模塊、行同步模塊、像素時(shí)鐘模塊分別產(chǎn)生幀同步、行同步、像素時(shí)鐘，圖像數(shù)據(jù)按以上控制信號(hào)從fpga中發(fā)送出去。
在本文中fpga各功能模塊根據(jù)基準(zhǔn)時(shí)鐘天生幀同步、行同步、像素時(shí)鐘。這里以50m時(shí)鐘為基準(zhǔn)時(shí)鐘信號(hào)，根據(jù)圖像處理平臺(tái)對(duì)輸入信號(hào)的要求，設(shè)計(jì)的幀同步高電平占33ms，低電平占1．2ms，行同步高電平占35μm，低電平占8．4μm。這里把50m基準(zhǔn)時(shí)鐘輸入像素時(shí)鐘模塊經(jīng)由鎖相后依然以50m的時(shí)鐘頻率輸出，作為像素時(shí)鐘。因?yàn)橐恍休^多，可在程序中進(jìn)行限位，控制每行像素?cái)?shù)。像素的產(chǎn)生主要有兩種方式，一種是通過(guò)與單片機(jī)通訊得到目標(biāo)像素灰度及背景像素灰度，根據(jù)這兩種灰度產(chǎn)生像素?cái)?shù)據(jù)。另一種方式是通過(guò)從連接在fpga上的sdram內(nèi)讀出圖像作為背景，從與單片機(jī)通訊得到目標(biāo)灰度，共同形成像素?cái)?shù)據(jù)。