1．電路結(jié)構(gòu)
電路組成：兩個(gè)與非門輸入和輸出交叉耦合（反饋延時(shí)）。如下圖所示。
圖1基本rs觸發(fā)器邏輯電路和符號(hào)
（1）信號(hào)輸入端：rd置0端（復(fù)位端）；sd置1端（置位端）。非號(hào)表示低電平有效，在邏輯符號(hào)中用小圓圈表示。
（2）輸出端：q和q，在觸發(fā)器處于穩(wěn)定狀態(tài)時(shí)，它們的輸出狀態(tài)相反。
2．邏輯功能
（1）當(dāng)rd=0,sd=1時(shí)，觸發(fā)器置0。輸入 端稱為置0端，也稱復(fù)位端，低電平有效。
（2）當(dāng)rd=1,sd=0，觸發(fā)器置1。輸入端 稱為置1端，也稱置位端，低電平有效。
（3）當(dāng)rd=1,sd=1時(shí)，觸發(fā)器保持原狀態(tài)比不變。如果觸發(fā)器原處于q=0， q=1的0狀態(tài)，電路保持0狀態(tài)不變；如果觸發(fā)器原處于q=1， q=0的1狀態(tài)，電路保持1狀態(tài)不變。
（4）當(dāng)rd=0,sd=0時(shí)，觸發(fā)器狀態(tài)不定，：輸出 q=q=1這既不是1狀態(tài)，也不是0狀態(tài)。這會(huì)造成邏輯電路混亂。
在rd和sd同時(shí)由0變?yōu)?時(shí)，由于 g1和g2電氣性能（延遲時(shí)間）上的差異，其輸出狀態(tài)無法預(yù)知，可能是0狀態(tài)，也可能是1狀態(tài)。
實(shí)際上，這種情況是不允許的。因此，基本的rs觸發(fā)器有約束條件：
rd+rs=1
3．特性表
現(xiàn)態(tài)：是指觸發(fā)器輸入信號(hào) (rd,sd端)變化前的狀態(tài)，用q n表示
次態(tài)：是指觸發(fā)器輸入信號(hào)變化后的狀態(tài)，用q n+1表示
特性表：觸發(fā)器次態(tài)q n+1與輸入信號(hào)和電路原有狀態(tài)（現(xiàn)態(tài)）之間關(guān)系的真值表。
表1 與非門組成的基本rs觸發(fā)器的特性表
rd,sd
qn
qn+1
說 明
0
0 0
0
1
×
×
觸發(fā)器狀態(tài)不定
1
0 1
0
1
0
0
觸發(fā)器置0
0
1 0
0
1
1
1
觸發(fā)器置1
1 1
1 1
0
1
0
1
觸發(fā)器保持原狀態(tài)不變