什么是pcb電磁的兼容性
更多方案及資料下載歡迎登陸:
電磁兼容性（emc， electromagnetic compatibility）是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有
效地進行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特
定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。印刷電路板設(shè)
計中的電磁兼容性涉及多方面因數(shù)，以下主要從三大部分加以闡述，具體選擇要綜合各方面因數(shù)。
一。 電路板整體布局及器件布置
1.一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較才能認為
該產(chǎn)品是成功的；在一個pcb板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉，過孔要
盡量少；電路板的*形狀為矩形。長寬比為3：2或4：3；4 層板比雙面板噪聲低20db.6層板比4層板噪
聲低10db.經(jīng)濟條件允許時盡量用多層板。
2.電路板一般分模擬電路區(qū)（怕干擾），數(shù)字電路區(qū)（怕干擾、又產(chǎn)生干擾），功率驅(qū)動區(qū)（
干擾源），故步板時要合理地分成三區(qū)。
3.器件一般選擇功耗低，穩(wěn)定性好的器件，而且盡量少用高速器件。
4.線條有講究：有條件做寬的線決不做細；高壓及高頻線應(yīng)園滑，不得有尖銳的倒角，拐彎也
不得采用直角。地線應(yīng)盡量寬，使用大面積敷銅，這對接地點問題有相當大的改善。
5.外時鐘是高頻的噪聲源，除能引起對本應(yīng)用系統(tǒng)的干擾之外，還可能產(chǎn)生對外界的干擾，使
電磁兼容檢測不能達標。在對系統(tǒng)可靠性要求很高的應(yīng)用系統(tǒng)中，選用頻率低的單片機是降低系統(tǒng)噪聲
的原則之一。以8051單片機為例，zui短指令周期1？s時，外時鐘是12mhz.而同樣速度的motorola 單片機
系統(tǒng)時鐘只需4mhz，更適合用于工控系統(tǒng)。近年來，一些生產(chǎn)8051兼容單片機的廠商也采用了一些新技
術(shù)，在不犧牲運算速度的前提下將對外時鐘的需求降至原來的1/3.而motorola 單片機在新推出的68hc08
系列以及其16/32位單片機中普遍采用了內(nèi)部鎖相環(huán)技術(shù)，將外部時鐘頻率降至32khz，而內(nèi)部總線速度
卻提高到8mhz乃至更高。
6.布線要有合理的走向：如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等……
，它們的走向應(yīng)該是呈線形的（或分離），不得相互交融。其目的是防止相互干擾。的走向是按直
線，但一般不易實現(xiàn)，zui不利的走向是環(huán)形。對于是直流，小信號，低電壓pcb設(shè)計的要求可以低些。所
以“合理”是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻，能不擠的不要擠在一
齊。
7.在器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得
較好的抗噪聲效果。時鐘發(fā)生器、晶振和cpu的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些，特別是晶振下
方不要走信號線。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠離邏輯電路，如有可能，應(yīng)
另做電路板，這一點十分重要。
二。 地線技術(shù)1.模擬電路和數(shù)字電路在元件布局圖的設(shè)計和布線方法上有許多相同和不同
之處。模擬電路中，由于放大器的存在，由布線產(chǎn)生的極小噪聲電壓，都會引起輸出信號的嚴重失真，
在數(shù)字電路中，ttl噪聲容限為0.4v～0.6v，cmos噪聲容限為vcc的0.3～0.45倍，故數(shù)字電路具有較強的
抗干擾的能力。良好的電源和地總線方式的合理選擇是儀器可靠工作的重要保證，相當多的干擾源是通
過電源和地總線產(chǎn)生的，其中地線引起的噪聲干擾zui大。
2.數(shù)字地與模擬地分開（或一點接地），地線加寬，要根據(jù)電流決定線寬，一般來說越粗越好
（100mil線經(jīng)約通過1到2a的電流）。地線＞電源線＞信號線是線寬的合理選擇。
3.電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電
流達到均衡。
4.為減少線間串擾，必要時可增加印刷線條間距離，在其安插一些零伏線作為線間隔離。特別
是輸入輸出信號間，
三。 去耦、濾波、隔離三大技術(shù)
1.去耦、濾波、隔離是硬件抗干擾常用的三大措施。
2.電源輸入端跨接10~100uf的電解電容器。如有可能，接100uf以上的更好；原則上每個集成電
路芯片都應(yīng)布置一個0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10pf的但電容
；對于抗噪能力弱、關(guān)斷時電源變化大的器件，如ram、rom存儲器件，應(yīng)在芯片的電源線和地線之間直
接接入退藕電容；3.濾波指各類信號按頻率特性分類并控制它們的方向。常用的有各種低通濾波器
、高通濾波器、帶通濾波器。低通濾波器用在接入的交流電源線上，旨在讓50周的交流電順利通過，將
其它高頻噪聲導(dǎo)入大地。低通濾波器的配置指標是插入損耗，選擇的低通濾波器插入損耗過低起不到抑
制噪聲的作用，而過高的插入損耗會導(dǎo)致“漏電”，影響系統(tǒng)的人身安全性。高通、帶通濾波器則應(yīng)根
據(jù)系統(tǒng)中對信號的處理要求選擇使用。
4.典型的信號隔離是光電隔離。使用光電隔離器件將單片機的輸入輸出隔離開，一方面使干擾
信號不得進入單片機系統(tǒng)，另一方面單片機系統(tǒng)本身的噪聲也不會以傳導(dǎo)的方式傳播出去。屏蔽則是用
來隔離空間輻射的，對噪聲特別大的部件，如開關(guān)電源，用金屬盒罩起來，可減少噪聲源對單片機系統(tǒng)
的干擾。對特別怕干擾的模擬電路，如高靈敏度的弱信號放大電路可屏蔽起來。而重要的是金屬屏蔽本
身必須接真正的地
電磁兼容配置方案
更多方案及資料下載歡迎登陸:
一、電磁兼容知識大匯總
二、靜電放電抗干擾試驗系統(tǒng)【iec61000-4-2 gb/t17626.2】
三、射頻磁場輻射抗繞度試驗【iec61000-4-3 gb/t17626.3】
四、電快速瞬變脈沖群的抗干擾度試驗【iec61000-4-4 gb/t17626.4】
五、雷擊浪涌抗干擾度試驗【iec61000-4-5 gb/t17626.5】
六、射頻傳導(dǎo)抗擾度試驗【iec61000-4-6 gb/t17626.6】
七、工頻磁場抗擾度試驗【iec61000-4-8 gb/t17626.8】
八、脈沖磁場抗擾度試驗【iec61000-4-9 gb/t17626.9】
九、電壓跌落、短時中斷和電壓漸變的抗干擾度試驗【iec61000-4-11】
十、諧波電流、電壓波動和閃爍測試系統(tǒng)【iec61000-3-2，iec61000-3-3】
十一、衰減震蕩&振鈴波抗擾度試驗【iec61000-4-12 gb/t17626.12】
十二、汽車電子沿電源線的電瞬態(tài)傳導(dǎo)抗擾度試驗系統(tǒng)【iso7637-2，gb/t21437】
十三、電磁兼容屏蔽室建設(shè)方案【gb/t12190】
十四、傳導(dǎo)抗擾度測試系統(tǒng)方案【iec61000-4-6 gb/t17626.6】
十五、輻射發(fā)射測試系統(tǒng)方案【cispr 11，12，13，14-1，15，22，25】
十六、傳導(dǎo)騷擾發(fā)射測試系統(tǒng)方案【cispr 11，12，13，14-1，15，22，25】
十七、輻射功率測試系統(tǒng)方案【cispr13，14】