摘要：本文所要設計的驅(qū)動電路是機載ccd相機上的前端驅(qū)動電路。機載ccd相機能夠?qū)⑴臄z的圖像以數(shù)字的形式采集、存儲和傳輸，并與地面實現(xiàn)實時通信，因此可以很好地克服傳統(tǒng)光學相機的缺點。本文采用ccd的數(shù)字集成芯片和單片機進行設計來實現(xiàn)ccd驅(qū)動電路。它的優(yōu)點是結(jié)構(gòu)設計簡單、設計周期短、電路可靠性強。而高速時序脈沖產(chǎn)生芯片的運用又克服了單片機晶振頻率低的限制，因此足以滿足高速大面陣ccd的驅(qū)動時序要求。
本文所要設計的驅(qū)動電路是機載ccd相機上的前端驅(qū)動電路。機載ccd相機能夠?qū)⑴臄z的圖像以數(shù)字的形式采集、存儲和傳輸，并與地面實現(xiàn)實時通信，因此可以很好地克服傳統(tǒng)光學相機的缺點。隨著ccd器件的快速發(fā)展，ccd驅(qū)動時序的產(chǎn)生有很多種方法，比如可以采用數(shù)字集成電路、單片機、eprom器件或可編程邏輯器件等來實現(xiàn)。本文采用ccd的數(shù)字集成芯片和單片機進行設計來實現(xiàn)ccd驅(qū)動電路。它的優(yōu)點是結(jié)構(gòu)設計簡單、設計周期短、電路可靠性強。而高速時序脈沖產(chǎn)生芯片的運用又克服了單片機晶振頻率低的限制，因此足以滿足高速大面陣ccd的驅(qū)動時序要求。
1、系統(tǒng)總體結(jié)構(gòu)
ccd驅(qū)動電路系統(tǒng)框圖如圖1所示，它以微控制器p89lpc932作為系統(tǒng)總的控制單元，在其控制下，saa8103與tda9991共同為ccd芯片ftf4027m提供所需的驅(qū)動脈沖和偏置電壓，協(xié)調(diào)整個相機同步工作。ccd輸出的信號是帶有固定圖像噪聲和暗電流的模
擬信號，需要運用光學黑補償箝位電路并通過相關(guān)雙采樣去除噪聲干擾，然后進行可在控增益放大和模/數(shù)轉(zhuǎn)換，這些工作由ccd的模擬處理芯片tda9965來完成。輸出的12位數(shù)字信號送給dsp以便進行進一步的數(shù)字圖像處理。
2、ftf4027m的內(nèi)部結(jié)構(gòu)及驅(qū)動時序分析
ftf4027m是一款1100萬像素（4008×2672）的超大分辨率全幀ccd圖像傳感器。其內(nèi)部結(jié)構(gòu)如圖2所示。該款芯片在結(jié)構(gòu)上分為三部分，中間zui大的區(qū)域為光敏區(qū)，即光積分區(qū)域;上下兩部分為兩個輸出寄存器，將光積分生成的電荷水平轉(zhuǎn)移到四個角的輸出放大器，輸出放大器將光生電荷形成的電壓信號放大并轉(zhuǎn)移出ccd。該款芯片的zui大特點是將光敏區(qū)生成的圖像分成w、x、y、z四個對稱的角限，每個象限的電荷可以以不同的方向轉(zhuǎn)移，通過四個輸出端同時輸出，有效地增加了幀速率，單端輸出的幀速率為2幀/秒，而四端同時輸出就可以達到7.5幀/秒。在本應用中，單端輸出就可以滿足系統(tǒng)設計要求，因此采用單端輸出方式，電荷轉(zhuǎn)移方向如圖中虛線所示，a1、a2、a3、a4為垂直驅(qū)動時鐘信號，c1、c2、c3為水平移動時鐘信號。
ccd的幀轉(zhuǎn)移時序圖如圖3所示。ssc為系統(tǒng)內(nèi)部基準時鐘信號，用于校準整個ccd的時序;cr（chargereset）為ccd的電荷復位信號，相當于電子塊門信號;trig-in是ccd的外部觸發(fā)信號，用于控制ccd光積分的起始和結(jié)束;va-high是控制四相a時鐘的高低電平轉(zhuǎn)換的信號;tg是光敏區(qū)與輸出寄存器之間的隔柵，tg信號的相位和頻率與a1*一致。整個幀時序分為三個階段，這三個階段是循環(huán)進行的。把空閑模式階段定義為*階段，在ccd空閑模式下，a時鐘信號全部保持低電平。空閑模式后，ccd開始進入第二階段，即光積分階段，a1繼續(xù)保持低電平，a2、a3、a4上升為高電平。因為ccd中的每個像素都可以看作是由四個柵極（每個柵極上連接一相時鐘信號）“覆蓋”的，而且像素之間必須分離開，水平方向上可以通過溝道隔離像素。為了將像素與像素在垂直方向上隔離開，必須將四個柵極中的某一個柵極電壓變?yōu)?。
在本應用中，將a1保持低電平以起到像素隔離的作用而光生電荷則在保持高電平的a2、a3、a4的柵極下積聚起來，形成信號電荷包。光積分結(jié)束后進入第三階段，即幀轉(zhuǎn)移階段，而幀轉(zhuǎn)移又可以看成是垂直行轉(zhuǎn)移和水平像素轉(zhuǎn)移交替進行的，它們之間的交換轉(zhuǎn)換是通過ssc電平的高低轉(zhuǎn)換實現(xiàn)的。在ssc保持高電平時，光敏區(qū)里已經(jīng)生成的光電荷在四相a時鐘信號的驅(qū)動下逐行地向下轉(zhuǎn)移到輸出寄存器的。如圖4所示，每轉(zhuǎn)移完一行，ssc變?yōu)榈碗娖?，則輸出寄存器就在三相c時鐘信號的驅(qū)動下將這一行逐個像素地向輸出放大器轉(zhuǎn)移。輸出放大器內(nèi)有一個浮置擴散電容fd（floatingdiffusioncapacitance）,它可以將接收到的電荷包轉(zhuǎn)換為電壓信號。
rg（resetgate）是通過復位管對fd進行復位的信號，復位后fd可以接收下一個電荷包。sg（summinggate）是在輸出柵og之前的zui后一個柵，sg信號和rg信號的相位與c3信號的相位相同。一行電荷包經(jīng)過輸出放大器的轉(zhuǎn)換和放大后以電壓信號的形式從ccd輸出，接下來再進行下一行的垂直行轉(zhuǎn)移和水平像素轉(zhuǎn)移輸出，直到光敏面上的所有2684行電荷包輸出完畢為止。由此可見，整個一幀圖像是在a時鐘信號和c時鐘信號的交替驅(qū)動下從ccd輸出而完成幀轉(zhuǎn)移的。
3、系統(tǒng)設計
由于本系統(tǒng)中采用的芯片都是ccd的芯片，因此硬件電路設計相對簡單一些，主要工作是軟件設計。本系統(tǒng)內(nèi)部的微控制單元為p89lpc932型單片機，它是一款高性能、低功耗、高速度的小封裝微控制器，內(nèi)帶i2c控制器。saa8103也是一個i2c器件，內(nèi)部有一個寄存器，專門用來保存設定的ccd驅(qū)動脈沖和偏置電壓的工作參數(shù)燒寫到單片機的flash程序存儲器中，然后將這些參數(shù)在系
統(tǒng)上電后通過i2c總線傳輸?shù)絪aa8103的
寄存器內(nèi)，再通過三線串行總線為tda9965和tda9991進行設定和控制，從而讓ccd在*的狀態(tài)下與后續(xù)圖像處理和圖像傳輸單元協(xié)調(diào)工作。
3.1ccd所需的一些偏置電壓
①vns：加到ccd的n型基底上的電壓，電壓范圍從22v到28v，主要用于控制ccd的高光行為（antiblooming抗暈）。為了實現(xiàn)電荷復位功能，cr脈沖必須加到vns上，這個電荷復位脈沖的主要功能是將ccd上已經(jīng)積累好的光生電荷全部移除，這在ccd新的光積分循環(huán)開始時是必須的。
②sfd：加到ccd的輸出放大器上的直流電壓。
③rd：加到復位管（resetfet）上的直流電壓。
④og：連接sg和浮置擴散電容的輸出柵上所加的電壓。
⑤vps：加到p摻雜基底上的電壓。
3.2ccd所需的驅(qū)動時序的設置
3.2.1快門及光積分的控制時序
本款ccd屬于全幀ccd，光敏面占ccd面積的大部分，為了得到的無污染點圖像，必須加上機械快門。如圖3所示，機械快門的開啟由trig-in信號完成。當trig-in信號的上升沿到來時，觸發(fā)快門使之進行開啟動作，ccd準備進行光積分。在trig-in信號上升沿之后，當基準時鐘信號ssc的*個上升沿到來時產(chǎn)生一個脈沖信號cr，用于對ccd進行初始化，cr脈沖寬度等于ssc的一個周期，為190.6μs。在ssc的下一個上升沿到來時，產(chǎn)生cr下降沿，這時快門*打開，ccd正式進入光積分階段。當trig-in信號的下降沿到來時，ccd光積分結(jié)束，同時觸發(fā)機械快門使之進行關(guān)閉動作，在一個ssc周期的時間之后，快門完成關(guān)閉，然后再在ssc的上升沿到來的開始進行幀轉(zhuǎn)移。因此機械快門的開啟和關(guān)閉的動作總是落后于控制信號，這樣就避免了在快門打開階段就進行光積分，導致有用信號的丟失，也避免了因快門未*關(guān)閉就開始進行幀轉(zhuǎn)移而引起的圖像噪聲干擾。通過設置cr信號下降沿到trig-in下降沿這段時間來控制光積分，也就控制了水平常說的電子快門速度。
3.2.2垂直行轉(zhuǎn)移的驅(qū)動時序
該時序涉及a1、a2、a3、a4、tg，其頻率都為50khz。ssc上升沿到來時標志著一次水平像素轉(zhuǎn)移的結(jié)束和一次垂直行轉(zhuǎn)移的開始，可通過控制四相a時鐘信號的高低電平轉(zhuǎn)換來完成。四相a時鐘信號要滿足嚴格的交迭原理，占空比為5：8，即五個單元的高電平和三個單元的低電平，所以相鄰時鐘信號之間的延遲為二個單元。a時鐘信號的高電平有兩個水平，分別用于ccd的不同工作狀態(tài)，垂直轉(zhuǎn)移狀態(tài)的高電平要保持在14v，而光積分和保持狀態(tài)高電平要保持在10v。tda9991中集成了一個電平控制單元，可以完成對a時鐘信號的電平控制。而在電平像素轉(zhuǎn)換期間，a1必須繼續(xù)保持低電平，a2、a3、a4保持高電平，從而保證光敏面中的未輸出信號繼續(xù)保持在a2、a3、a4電極之下。
3.2.3水平像素轉(zhuǎn)移的驅(qū)動時序
該時序涉及c1、c2、c3、rg、sg，其頻率都為25mhz。ssc下降沿到來時標志著一次垂直行轉(zhuǎn)移的結(jié)束和一次水平像素轉(zhuǎn)移的開始，轉(zhuǎn)移原理和行轉(zhuǎn)移原理一樣，三相c時鐘信號要嚴格滿足三相交迭原理，占空比為3：6，也就是高低電平保持時間一樣。在電荷由光敏區(qū)向輸出寄存器轉(zhuǎn)移的過程中（見圖4），在ssc下降沿到來之前，c3應該保持低電平，使像素在輸出寄存器的隔離開來，而c1和c2應該保持高電平，使轉(zhuǎn)移下隔斷的電荷在這兩個電極之下積聚起來，為下一步的水平轉(zhuǎn)移輸出作準備。
4、實驗與討論
系統(tǒng)設計完成后，根據(jù)ccd的時序村注，經(jīng)仿真調(diào)試可以產(chǎn)生出相應的驅(qū)動脈沖和偏置電壓。但是由于系統(tǒng)的后續(xù)圖像處理和傳輸部分還沒有設計好，所以無法進行圖像采集。該驅(qū)動電路的研制結(jié)果表明，采用現(xiàn)在芯片進行系統(tǒng)設計有它自身的好處，可以簡化設計，而且調(diào)試簡單、可擴展性也比較強。