1.電路結(jié)構(gòu)及原理
3位并行比較型a/d轉(zhuǎn)換器原理電路如圖1所示。它由電阻分壓器、寄存器及編碼器組成。圖中的8個(gè)電阻將參考電壓 分成8個(gè)等級(jí)，其中7個(gè)等級(jí)的電壓分別作為7個(gè)比較器 的參考電壓，其數(shù)值分別為 /15、3 /15、¼13 /15。輸入電壓 ，它的大小決定各比較器的輸出狀態(tài)，例如，0£ < /15時(shí)， ~ 的輸出狀態(tài)都為0；當(dāng)3 /15£ <5 /15時(shí)，比較器 ，其余各比較器的狀態(tài)均為0。根據(jù)各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器的輸出狀態(tài)的關(guān)系。比較器的輸出狀態(tài)由d觸發(fā)器存儲(chǔ)，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。優(yōu)先編碼器優(yōu)先級(jí)別最高是 。
設(shè) 變化范圍是0~ ，輸出3位數(shù)字量為 ，3位并行比較型a/d轉(zhuǎn)換器的輸入、輸出關(guān)系如表3所示。
在并行a/d轉(zhuǎn)換器中，輸入電壓 同時(shí)加到所有比較器的輸入端，從 加入到3位數(shù)字量穩(wěn)定輸出所經(jīng)歷的時(shí)間為比較器、d觸發(fā)器和編碼器延遲時(shí)間之和。如不考慮上述器件的延遲，可認(rèn)為3位數(shù)字量是與 輸入時(shí)刻同時(shí)獲得的。所以它具有最短的轉(zhuǎn)換時(shí)間。
圖1 3位并行比較型a/d轉(zhuǎn)換器
表1. 3位并行比較型a/d轉(zhuǎn)換器輸入與輸出關(guān)系對(duì)照表
2.并行a/d轉(zhuǎn)換器特點(diǎn)
（1）轉(zhuǎn)換速度最快。因?yàn)檗D(zhuǎn)換是并行的，其轉(zhuǎn)換時(shí)間只受比較器、觸發(fā)器和編碼器電路延遲時(shí)間的限制。
（2）制成分辨率較高的集成并行a/d轉(zhuǎn)換器是比較困難的。因?yàn)殡S著分辨率的提高，元件數(shù)目要按幾何級(jí)數(shù)增加。一個(gè)n位轉(zhuǎn)換器，所用比較器的個(gè)數(shù)為 ，位數(shù)越多，電路越復(fù)雜。如8位的并行a/d轉(zhuǎn)換器就需要 =225個(gè)比較器。
（3）為了解決提高分辨率和增加元件數(shù)的矛盾，可以分級(jí)并行轉(zhuǎn)換的方法。10位分級(jí)并行a/d轉(zhuǎn)換器原理圖如2圖所示。圖中輸入模擬信號(hào) ，經(jīng)取樣保持電路分為兩路，
圖2 分級(jí)并行轉(zhuǎn)換10位a/d轉(zhuǎn)換器
一路先經(jīng)第一級(jí)5位并行a/d轉(zhuǎn)換進(jìn)行粗轉(zhuǎn)換得到輸出數(shù)字量的高5位，另一路送至減法器，與高5位d/a轉(zhuǎn)換得到的模擬電壓相減。由于相減所得到差值電壓小于1 ，為保證第二級(jí)a/d轉(zhuǎn)換器的轉(zhuǎn)換精度，將差值放大 =32倍，送第二級(jí)5位并行比較a/d轉(zhuǎn)換器，得到低5位輸出。這種方式雖然在速度上做了犧牲，卻使元件數(shù)大為減少，在需要兼顧分辨率和速度的情況下常被采用。