spi 是英語 serial peripheral interface 的縮寫，顧名思義就是串行外圍設(shè)備接口。spi 是一種高速的、全雙工、同步通信總線，標準的 spi 也僅僅使用 4 個引腳，常用于單片機和 eeprom、flash、實時時鐘、數(shù)字信號處理器等器件的通信。spi 通信原理比 i2c要簡單，它主要是主從方式通信，這種模式通常只有一個主機和一個或者多個從機，標準的 spi 是 4 根線，分別是 ssel（片選，也寫作 scs）、sclk（時鐘，也寫作 sck）、mosi（主機輸出從機輸入master output/slave input）和 miso（主機輸入從機輸出 master input/slave output）。
ssel：從設(shè)備片選使能信號。如果從設(shè)備是低電平使能的話，當拉低這個引腳后，從設(shè)備就會被選中，主機和這個被選中的從機進行通信。
sclk：時鐘信號，由主機產(chǎn)生，和 i2c通信的 scl 有點類似。
mosi：主機給從機發(fā)送指令或者數(shù)據(jù)的通道。
miso：主機讀取從機的狀態(tài)或者數(shù)據(jù)的通道。
在某些情況下，我們也可以用 3 根線的 spi 或者 2 根線的 spi 進行通信。比如主機只給從機發(fā)送命令，從機不需要回復數(shù)據(jù)的時候，那么 miso 就可以不要；而在主機只讀取從機的數(shù)據(jù)，不需要給從機發(fā)送指令的時候，那 mosi 就可以不要；當一個主機一個從機的時候，從機的片選有時可以固定為有效電平而一直處于使能狀態(tài)，那么 ssel 就可以不要；此時如果再加上主機只給從機發(fā)送數(shù)據(jù)，那么 ssel 和 miso 都可以不要；如果主機只讀取從機送來的數(shù)據(jù)，ssel 和 mosi 都可以不要。
3 線和 2 線的 spi 大家要知道怎么回事，實際使用也是有應(yīng)用的，但是當我們提及 spi的時候，一般都是指標準 spi，都是指 4 根線的這種形式。
spi 通信的主機也是我們的單片機，在讀寫數(shù)據(jù)時序的過程中，有四種模式，要了解這四種模式，首先我們得學習以下兩個名詞。
cpol：clock polarity，就是時鐘的極性。時鐘的極性是什么概念呢？通信的整個過程分為空閑時刻和通信時刻，如果 sclk 在數(shù)據(jù)發(fā)送之前和之后的空閑狀態(tài)是高電平，那么就是cpol=1，如果空閑狀態(tài) sclk 是低電平，那么就是 cpol=0。
cpha：clock phase，就是時鐘的相位。
主機和從機要交換數(shù)據(jù)，就牽涉到一個問題，即主機在什么時刻輸出數(shù)據(jù)到 mosi 上而從機在什么時刻采樣這個數(shù)據(jù)，或者從機在什么時刻輸出數(shù)據(jù)到 miso 上而主機什么時刻采樣這個數(shù)據(jù)。同步通信的一個特點就是所有數(shù)據(jù)的變化和采樣都是伴隨著時鐘沿進行的，也就是說數(shù)據(jù)總是在時鐘的邊沿附近變化或被采樣。而一個時鐘周期必定包含了一個上升沿和一個下降沿，這是周期的定義所決定的，只是這兩個沿的先后并無規(guī)定。又因為數(shù)據(jù)從產(chǎn)生的時刻到它的穩(wěn)定是需要一定時間的，那么，如果主機在上升沿輸出數(shù)據(jù)到 mosi 上，從機就只能在下降沿去采樣這個數(shù)據(jù)了。反之如果一方在下降沿輸出數(shù)據(jù)，那么另一方就必須在上升沿采樣這個數(shù)據(jù)。
cpha=1，就表示數(shù)據(jù)的輸出是在一個時鐘周期的第一個沿上，至于這個沿是上升沿還是下降沿，這要視 cpol 的值而定，cpol=1 那就是下降沿，反之就是上升沿。那么數(shù)據(jù)的采樣自然就是在第二個沿上了。
cpha=0，就表示數(shù)據(jù)的采樣是在一個時鐘周期的第一個沿上，同樣它是什么沿由 cpol決定。那么數(shù)據(jù)的輸出自然就在第二個沿上了。仔細想一下，這里會有一個問題：就是當一幀數(shù)據(jù)開始傳輸?shù)谝粋€ bit 時，在第一個時鐘沿上就采樣該數(shù)據(jù)了，那么它是在什么時候輸出來的呢？有兩種情況：一是 ssel 使能的邊沿，二是上一幀數(shù)據(jù)的最后一個時鐘沿，有時兩種情況還會同時生效。
我們以 cpol=1/cpha=1 為例，把時序圖畫出來給大家看一下，如圖1 所示。
圖1 spi 通信時序圖（一）
大家看圖1 所示，當數(shù)據(jù)未發(fā)送時以及發(fā)送完畢后，sck 都是高電平，因此 cpol=1?？梢钥闯觯?sck 第一個沿的時候，mosi 和 miso 會發(fā)生變化，同時 sck 第二個沿的時候，數(shù)據(jù)是穩(wěn)定的，此刻采樣數(shù)據(jù)是合適的，也就是上升沿即一個時鐘周期的后沿鎖存讀取數(shù)據(jù)，即 cpha=1。注意最后最隱蔽的 ssel 片選，這個引腳通常用來決定是哪個從機和主機進行通信。剩余的三種模式，我們把圖畫出來，簡化起見把 mosi 和 miso 合在一起了，大家仔細對照看看研究一下，把所有的理論過程都弄清楚，有利于你對 spi 通信的深刻理解，如圖2 所示。
圖2 spi 通信時序圖（二）
在時序上，spi 是不是比 i2c要簡單的多？沒有了起始、停止和應(yīng)答，uart 和 spi 在通信的時候，只負責通信，不管是否通信成功，而 i2c卻要通過應(yīng)答信息來獲取通信成功失敗的信息，所以相對來說，uart 和 spi 的時序都要比 i2c簡單一些。